金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)(MOS)晶體管可分成N溝道與P溝道兩個(gè)大類(lèi)，P溝道硅MOS場(chǎng)效應(yīng)晶體管在N型硅襯底上有2個(gè)P+區(qū)，各自稱(chēng)為源極和漏極，兩極之間不通導(dǎo)，柵極上加有足夠的正電壓(源極接地)時(shí)，柵極下的N型硅表層呈現(xiàn)P型反型層，變成連接源極和漏極的溝道。更改柵壓能夠更改溝道中的電子密度，進(jìn)而更改溝道的電阻。這類(lèi)MOS場(chǎng)效應(yīng)晶體管稱(chēng)為P溝道增強(qiáng)型場(chǎng)效應(yīng)晶體管。假如N型硅襯底表層不加?xùn)艍壕鸵汛嬖赑型反型層溝道，加上適度的偏壓，可致溝道的電阻增大或減少。這種的MOS場(chǎng)效應(yīng)晶體管稱(chēng)為P溝道耗盡型場(chǎng)效應(yīng)晶體管。通稱(chēng)為PMOS晶體管。
P溝道MOS晶體管的空穴遷移率低,因此在MOS晶體管的幾何尺寸和工作電壓絕對(duì)值相同的情況下，PMOS晶體管的跨導(dǎo)小于N溝道MOS晶體管。除此之外，P溝道MOS晶體管閾值電壓的絕對(duì)值通常偏高，要求有較高的工作電壓。它的供電電源的電壓大小和極性,與雙極型晶體管——晶體管邏輯電路不兼容。PMOS因邏輯擺幅大，充電放電過(guò)程長(zhǎng)，因之器件跨導(dǎo)小，因此工作速度更低，在NMOS電路(見(jiàn)N溝道金屬—氧化物—半導(dǎo)體集成電路)出現(xiàn)過(guò)后，大部分已經(jīng)為NMOS電路所取代。只是,因PMOS電路工藝簡(jiǎn)單,價(jià)格低，一些中規(guī)模和小規(guī)模數(shù)字控制電路仍采用PMOS電路技術(shù)。
PMOS集成電路是一種適合在低速、低頻領(lǐng)域內(nèi)應(yīng)用的器件。PMOS集成電路采用-24V電壓供電。如圖5所示的CMOS-PMOS接口電路采用兩種電源供電。采用直接接口方式，一般CMOS的電源電壓選擇在10～12V就能滿(mǎn)足PMOS對(duì)輸入電平的要求。
PMOS導(dǎo)通條件
P溝道m(xù)os管作為開(kāi)關(guān)，柵源的閥值為-0.4V，當(dāng)柵源的電壓差為-0.4V就會(huì)使DS導(dǎo)通，如果S為2.8V，G為1.8V，那么GS=-1V，mos管導(dǎo)通，D為2.8V
如果S為2.8V，G為2.8V，VGSw
那么mos管不導(dǎo)通，D為0V，
所以，如果2.8V連接到S，要mos管導(dǎo)通為系統(tǒng)供電，系統(tǒng)連接到D，利用G控制。
那么和G相連的GPIO高電平要2.8-0.4=2.4V以上，才能使mos管關(guān)斷，低電平使mos管導(dǎo)通。
如果控制G的GPIO的電壓區(qū)域?yàn)?.8V，那么GPIO高電平的時(shí)候?yàn)?.8V，GS為1.8-2.8=-1V，mos管導(dǎo)通，不能夠關(guān)斷。
GPIO為低電平的時(shí)候，假如0.1V，那么GS為0.1-2.8=-2.7V,mos管導(dǎo)通。這種情況下GPIO就不能夠控制mos管的導(dǎo)通和關(guān)閉。
當(dāng)柵源的電壓差為-0.4V就會(huì)使DS導(dǎo)通，如果S為5V，G為4V，那么GS=-1V，mos管導(dǎo)通，D為5V
PMOS管型號(hào)選型
Part Numbe ID（A) VDSS（V) RDS（ON）（Ω）
23P10A -23 -100 0.95
35P10A -35 -100 0.055
8610A -35 -100 0.055
2301 -2.8 -20 0.12
2305 -3.5 -20 0.055
3401 -4 -30 0.06
3407 -4.1 -30 0.06
3409 -2.6 -30 0.13
3415 -4 -16 0.045
3423 -2 -20 0.092
4953 -5.3 -30 0.063
9435 -5.3 -30 0.06
7P03A -7.5 -30 0.018
4435 -10.5 -30 0.018